SPARC architecture, assembly language programming, and C - Info and Reading Options

"SPARC architecture, assembly language programming, and C" Table Of Contents:

• 1- 1
• 2- Computer -- 1 -- 1.2
• 3- Calculators -- 1 -- 1.2.1
• 4- Stack Calculators -- 2 -- 1.2.2
• 5- Use of Registers -- 4 -- 1.2.3
• 6- Programmable Calculators -- 6 -- 1.2.4
• 7- Machine Language Programming -- 8 -- 1.3
• 8- m4: The Macro Processor -- 9 -- 1.3.1
• 9- Macros with Arguments -- 10 -- 1.3.2
• 10- Memory Location -- 13 -- 1.3.3
• 11- Conditionals and Branching -- 14 -- 1.4
• 12- Von Neumann Machine -- 17 -- 1.5
• 13- Stack Machine -- 17 -- 1.6
• 14- Java Virtual Machine -- 20 -- 1.7
• 15- Accumulator Machines -- 30 -- 1.8
• 16- Load/Store Machines -- 33 -- 1.9
• 17- Assemblers -- 39 -- 2
• 18- Sparc Architecture -- 51 -- 2.2
• 19- Registers -- 51 -- 2.3
• 20- SPARC Assembly Language Programming -- 52 -- 2.5
• 21- Pipelining -- 56 -- 2.6
• 22- Example Continued -- 61 -- 2.7
• 23- Debugger gdb -- 63 -- 2.8
• 24- Filling Delay Slots -- 67 -- 2.9
• 25- Branching -- 70 -- 2.9.1
• 26- Testing -- 70 -- 2.9.2
• 27- Branches -- 71 -- 2.10
• 28- Control Statements -- 77 -- 2.10.1
• 29- While -- 78 -- 2.10.2
• 30- Do -- 80 -- 2.10.3
• 31- For -- 82 -- 2.10.4
• 32- If Then -- 83 -- 2.10.5
• 33- If Else -- 85 -- 2.11
• 34- Annulled Unconditional Branch -- 88 -- 3
• 35- Digital Logic and Binary Numbers -- 97 -- 3.1
• 36- Binary Hardware Devices -- 97 -- 3.2
• 37- Decimal and Binary Number Systems -- 99 -- 3.2.1
• 38- Octal and Hexadecimal Numbers -- 100 -- 3.2.2
• 39- Converting from Decimal to Binary -- 102 -- 3.2.3
• 40- Converting from Binary to Decimal -- 104 -- 3.3
• 41- ASCII Representation of Characters -- 105 -- 3.4
• 42- Bitwise Logical Operations -- 105 -- 3.4.1
• 43- Synthetic Instructions Using %g0 -- 109 -- 3.4.2
• 44- Flags -- 111 -- 4
• 45- Binary Arithmetic -- 115 -- 4.2
• 46- Binary Numbers and Addition -- 115 -- 4.3
• 47- Half and Full Adders -- 117 -- 4.4
• 48- Modulus Arithmetic -- 117 -- 4.5
• 49- Subtraction -- 119 -- 4.6
• 50- Two's Complement Number Branching Conditions -- 122 -- 4.6.1
• 51- Shifting -- 123 -- 4.7
• 52- Unsigned Arithmetic -- 124 -- 4.8
• 53- Unsigned Number Branching Conditions -- 124 -- 4.9
• 54- Condition Code Tests -- 125 -- 4.10
• 55- Multiplication -- 125 -- 4.10.1
• 56- SPARC mulscc Instruction -- 131 -- 4.11
• 57- Division -- 134 -- 4.12
• 58- Extended Precision Arithmetic -- 139 -- 4.12.1
• 59- Addition of Extended Precision Numbers -- 139 -- 4.12.2
• 60- Subtraction of Extended Precision Numbers -- 139 -- 4.12.3
• 61- Multiplication of Extended Precision Numbers -- 141 -- 5
• 62- Stack -- 151 -- 5.1
• 63- Memory -- 151 -- 5.2.1
• 64- Frame Pointer -- 154 -- 5.3
• 65- Addressing Stack Variables -- 155 -- 5.3.1
• 66- Load Instructions -- 156 -- 5.3.2
• 67- Store Instructions -- 157 -- 5.4
• 68- Defining Stack Variable Offsets -- 157 -- 5.6
• 69- One-Dimensional Arrays -- 167 -- 5.7
• 70- Improvements to the Code -- 173 -- 6
• 71- Data Structures -- 181 -- 6.2
• 72- Array Storage and Addressing -- 181 -- 6.3
• 73- Multidimensional Arrays -- 182 -- 6.3.1
• 74- Lower Bounds Different from Zero -- 183 -- 6.3.2
• 75- Array Bound Checking -- 185 -- 6.4
• 76- Address Arithmetic -- 187 -- 6.5
• 77- Structures -- 190 -- 6.6
• 78- Structures as Automatic Variables -- 193 -- 6.6.1
• 79- Nested Structures -- 194 -- 7
• 80- Subroutines -- 203 -- 7.2
• 81- Open Subroutines -- 204 -- 7.3
• 82- Register Saving -- 204 -- 7.4
• 83- Subroutine Linkage -- 208 -- 7.5
• 84- Arguments to Subroutines -- 209 -- 7.7
• 85- Return Values -- 217 -- 7.8
• 86- Subroutines with Many Arguments -- 220 -- 7.9
• 87- Leaf Subroutines -- 221 -- 7.10
• 88- Pointers as Arguments to Subroutines -- 224 -- 8
• 89- Machine Instructions -- 231 -- 8.2
• 90- Instruction Decode -- 231 -- 8.3
• 91- Format Three Instructions -- 232 -- 8.4
• 92- Format One Instruction: The call Instruction -- 237 -- 8.5
• 93- Format Two Instructions -- 237 -- 8.5.1
• 94- Branch Instructions -- 238 -- 8.5.2
• 95- Loading 32-Bit Constants -- 242 -- 9
• 96- External Data and Text -- 247 -- 9.2
• 97- External Variables -- 247 -- 9.3
• 98- Text Section -- 248 -- 9.4
• 99- Data Section -- 248 -- 9.4.1
• 100- ASCII Data -- 252 -- 9.5
• 101- Pointers -- 253 -- 9.6
• 102- .Bss Section -- 254 -- 9.7
• 103- Switch Statement -- 255 -- 9.8
• 104- Relocation and Linking with Other Code -- 257 -- 9.9
• 105- Makefiles -- 261 -- 9.10
• 106- C Command Line Arguments -- 262 -- 10
• 107- Input/Output -- 271 -- 10.2
• 108- Memory Mapped I/O -- 271 -- 10.3
• 109- Character Devices -- 272 -- 10.4
• 110- Programmed I/O -- 272 -- 10.5
• 111- Interrupt-Driven I/O -- 275 -- 10.6
• 112- Block Devices -- 277 -- 10.7
• 113- Directory Devices -- 277 -- 10.8
• 114- Input/Output Processors -- 278 -- 10.9
• 115- System I/O -- 278 -- 11
• 116- Floating-Pointg -- 283 -- 11.2
• 117- Fixed Binary Point Numbers -- 284 -- 11.3
• 118- Scientific Notation -- 285 -- 11.4
• 119- Floating-Point -- 289 -- 11.5
• 120- Floating-Point Processor -- 290 -- 11.6
• 121- A Floating-Point Program -- 293 -- 11.6.1
• 122- Debugging Single Presision Floating-Point Code -- 295 -- 11.6.2
• 123- An Improved Version of the Code -- 296 -- 11.7
• 124- Floating NaNs -- 299 -- 11.8
• 125- Subnormal Numbers -- 299 -- 11.9
• 126- Extended Precision Floating-Point -- 300 -- 11.10
• 127- Debugging Floating Double Programs -- 304 -- 11.11
• 128- Floating Quad Format -- 309 -- 11.12
• 129- Function Calls -- 310 -- 11.13
• 130- Tagged Arithmetic -- 312 -- 11.13.1
• 131- Lisp -- 313 -- 12
• 132- Traps and Exceptions -- 329 -- 12.2
• 133- Processor State Registers -- 330 -- 12.2.1
• 134- Processor State Register -- 331 -- 12.2.2
• 135- Window Invalid Mask Register -- 331 -- 12.2.3
• 136- Trap Base Register -- 332 -- 12.2.4
• 137- Floating-Point Processor State Register -- 332 -- 12.3
• 138- Traps -- 333 -- 12.4
• 139- Window Traps -- 337 -- 13
• 140- Memory Management -- 347 -- 13.2
• 141- Virtual Memory and Paging -- 348 -- 13.3
• 142- Page Descriptor Cache -- 355 -- 13.4
• 143- Cache Memory -- 356 -- 13.5
• 144- Context Switching -- 357 -- 14
• 145- Other Architectures -- 359 -- 14.2
• 146- PDP-11 -- 360 -- 14.3
• 147- VAX-11 -- 366 -- 14.4
• 148- MIPS Architecture -- 373 -- 15
• 149- Ultra Sparc -- 379 -- 15.2
• 150- 64-Bit Virtual Memory Addresses -- 379 -- 15.3
• 151- Superscalar Execution -- 382 -- 15.3.1
• 152- Branch Prediction -- 384 -- 15.3.2
• 153- Branch on Integer Register -- 385 -- 15.3.3
• 154- Multiple Floating-Point Condition Codes -- 386 -- 15.3.4
• 155- Move Register on Condition -- 387 -- 15.4
• 156- Instruction and Data Prefetching -- 391 -- 15.5
• 157- Nonfaulting Loads -- 391 -- 15.6
• 158- Changes to Supervisor Mode -- 393 -- A
• 159- Macro Definitions -- 395 -- B
• 160- Register Name Macro Definitions -- 399 -- C
• 161- Multiplication by Constants -- 401 -- C.2
• 162- m4 Built-in Macros -- 401 -- C.3
• 163- Conversion to Binary -- 403 -- C.4
• 164- Conversion to a Base 31 Number -- 405 -- C.5
• 165- Instruction Generation -- 406 -- D
• 166- User Mode Machine Instructions -- 409 -- D.1
• 167- Syntax -- 409 -- D.2
• 168- Arithmetic Instructions -- 410 -- D.3
• 169- Logical Instructions -- 418 -- D.4
• 170- Shift Instructions -- 424 -- D.5
• 171- Load Instructions -- 425 -- D.6
• 172- Store Instructions -- 427 -- D.7
• 173- Integer Branch Instructions -- 429 -- D.8
• 174- Trap Instructions -- 438 -- D.9
• 175- Control Instructions -- 447 -- D.10
• 176- Floating-Point Instructions -- 450 -- D.11
• 177- Floating-Point Branch Instructions -- 465 -- E
• 178- Synthetic Instructions and Pseudo-Ops -- 473 -- F
• 179- Instructions Sorted Alphabetically -- 479 -- G
• 180- Powers of 2 -- 483 -- H
• 181- Macro Language Processor m4-- 485.

Read “SPARC architecture, assembly language programming, and C”:

Read “SPARC architecture, assembly language programming, and C” by choosing from the options below.